繼 Panther Lake 之後，Intel 下一代 Core Ultra 4000H 家族的 Nova Lake-H 行動端處理器實物照正式在網路曝光。爆料大神 @momomo_us 的照片顯示，Intel 這回不僅繼續玩小晶片拼圖，而且一口氣在微小的封裝上疊出了高達 6 個 Tile 的佈局。實際上是 4 個 + 2 個僅用於結構支撐。
根據 Wccftech 的 Die 尺寸分析，Nova Lake-H 採用了極度模組化的 6 Tile 設計，主要包含運算（Compute）、繪圖（Graphics）、Hub/SoC 核心與周邊控制器等單元：
根據 Wccftech 的 Die 尺寸分析，Nova Lake-H 採用了極度模組化的 6 Tile 設計，主要包含運算（Compute）、繪圖（Graphics）、Hub/SoC 核心與周邊控制器等單元：
- Compute Tile（運算核心）：尺寸僅約 55 mm²，內建 4 顆 P-Core 與 8 顆 E-Core。據傳將採用台積電最新的 N2P 製程打造。
- Hub/SoC Tile：尺寸約 72 mm²，除了處理控制任務外，還另外藏了 4 顆 LPE-Core（超低功耗核心），預計採用 Intel 自家的 18A-P 製程。
- Peripheral Controller Tile（周邊控制）：尺寸約 58 mm²，同樣採用 Intel 18A-P 處理 PCIe 與各類介面。
- Graphics Tile（內顯）：尺寸約 26 mm²，採用 Intel 3-E 製程，內建 4 個 Xe3 核心。由於是模組化設計，Intel 未來也可以隨時抽換成更強大的大號 GPU Tile。
- Dummy Tile：為了維持晶片結構強度、防止壓裂並平整接頭，Intel 還特別放了兩個純粹用來支撐結構的被動金屬塊/啞巴磚（Passive Tiles）！