處理器 Intel 18A 製程缺陷密度創歷史新低 量產時程如期推進

[soothepain]

Intel 近日在 Tech Tour 技術活動上公佈最新進展，指出旗下備受矚目的 18A 製程 已達到「歷史新低的缺陷密度」，顯示良率表現穩定，預計將於今年第 4 季進入量產階段，為自家與外部代工客戶做好準備。

這次的 18A 節點對 Intel 意義重大，不只是公司自成立晶圓代工業務以來的關鍵里程碑，也受到政界與產業界的高度關注。Intel 表示，目前 18A 的製程缺陷密度創下新低，這代表晶圓上的瑕疵數量更少、晶片功能失效的機率更低，整體良率可望達到量產水準。

簡單來說，「缺陷密度（Defect Density）」指的是晶圓單位面積中存在的瑕疵數量。如果密度太高，像是晶片面積較大的設計就更容易受到影響，導致部分電晶體或導線無法正常工作。而這次 18A 能將缺陷密度壓到歷史低點，意味著 Intel 的製程控制已相當成熟，足以支撐大型晶片設計與高效能運算（HPC）等市場需求。

過去曾有傳聞稱 Intel 18A 的良率一度僅約 10%，但從目前的情況來看，這數字顯然已經大幅改善。Intel 決定在今年加速 18A 的量產準備，也間接證明製程穩定性已達標。雖然「缺陷密度」並非評估良率的唯一因素，仍需搭配其他指標（例如參數失效、光罩誤差與製程餘裕）綜合分析，不過這項指標已足以說明 Intel 在製程研發上的突破。

隨著 18A 製程良率提升，Intel 預計將與台積電 N2、三星 SF2 展開直接競爭。若進展持續順利，18A 也可能成為美國半導體產業重新突圍的重要基石。




來源

 

[laudmankimo]

黑夜吹口哨嗎? 先讓投資INTEL的NVIDIA下單給INTEL阿 聯合造假之後騙第三者進來 如AMD或高通

照理說科技業是不能造假的 但是好幾年前三星跟台積電的蘋果A9代工事件就已經讓科技界這個規律破戒了 三星嫖竊台積電技術率先造假製程名稱吸引蘋果 隨後台積電不得已將20nm更名為16nm並吊打三星14奈米

這個世界的關節鬆脫了

 

[七光御阵]

美国AI产业已经要左脚踩右脚升天了，这时候就要放一些PPT出来炒热气氛

 

[redcometcher]

那個....18A大概是幾奈米啊?英特爾已經改名到我完全沒有頭緒了

 

[laudmankimo]

那個....18A大概是幾奈米啊?英特爾已經改名到我完全沒有頭緒了

他改名就是不想讓你知道他們幾奈米

 

[soothepain]

官網

Intel 18A | 查看我們最大的製程創新技術

瞭解 Intel 18A 半導體製程如何成為 AI 時代系統晶圓代工的基礎。

www.intel.com.tw

Intel 18A 與眾不同之處​

• 相較於 Intel 3 製程節點，每瓦效能提升高達 15%，晶片密度提升 30%。
• 北美最早可用的次 2 奈米先進製程節點，為客戶提供具韌性的供應替代方案。
• 業界首創的 PowerVia 背面供電技術，將密度與單元使用率提升 5% 至 10%，同時減少電阻式供電電壓下降，因此可提升高達 4% 的 ISO 電源效能，與正面供電設計相比，大幅降低固有電阻（IR）下降。
• RibbonFET 環繞式閘極（GAA）電晶體技術可精確控制電流。RibbonFET 可讓晶片元件進一步小型化，同時減少漏電，而這正是高密度晶片的關鍵問題。
• Omni MIM 電容器可大幅減少感應式功率下降，提升晶片穩定運作。這種能力對於生成式 AI 等現代工作負載至關重要，因為這類工作需要突發且高強度的運算能力。
• 完全由產業標準 EDA 工具和參考流程支援，可從其他技術節點順暢轉換。在 EDA 合作夥伴提供的參考流程支援下，我們的客戶可以在其他背面供電解決方案前率先開始使用 PowerVia 進行設計。
• 由逾 35 家業界領先的生態系統夥伴組成，涵蓋 EDA、IP、設計服務、雲端服務、航空與防禦等領域，有助於確保廣泛的客戶獲得支援，進一步簡化採用過程。