Sander 說:16-way associative 256-bit寬的Shared L2 Cache可不是做假的啊
我只能說...Intel你的SRAM技術真的比AMD強好多!
goldie 說:那麼 Merom = Yonah + EM64 + 2倍L2 + Macro Ops Fusion + 直接L1跟另一顆L1傳輸 + 更高的L2核心頻寬 + 頻寬更寬的 SSE2/SSE3 指令集 (提升到 128-bit)+ 2個FPU + SSE4?(聽說有新增幾個指令集,但未正式命名)
撇開兩倍L2跟新增64位元支援不說…
單就對於現今 32 位元的電腦來說
我注意到了 Merom 有2個重點:
- 頻寬更寬的 SSE2/SSE3 指令集 (提升到 128-bit)
- Cache 傳輸能力的增強 (直接L1-L1傳輸 + 更高的L2核心頻寬)
因為現今大都人都還在 Win32 作業系統,灌 x64 版的XP、2003 Server 的不多
而且就算是用 64-bit 作業系統,但目前軟體大多數還是 32-bit
32-bit 的軟體雖然可以在 Windows x64 上跑,但是就會無法“完全”發揮出 64 位元應有的效能
所以 EM64 功能目前無法提升多少爽度 XDDD
而 Merom Added SSE4 所新增的指令個人也不多
反而目前常見軟體還在對行之有年的 SSE2 跟 SSE3 指令集優化的較多
所以...加大 SSE2/SSE3 的頻寬所帶來的效能提升
是顯住的 (因為有此指令集支援的軟體較多,光是支援到 SSE3 的軟體就不多了,何況是剛出的 SSE4)
Cache 的性能提升,我想也是顯著的!
不管是 Win32 或 x64 都會有所性能提升
必竟是 Cache 是純硬體方面的東西。執行任何程序,一定會用到 (廢話 ^^|||)
(不像指令集 MMX、SSE、SSE2、SSE3,得軟體有支援,才會被用到)
(其實老實講,很多小軟體、辦公軟體,其實都只用到 X86 的基本指令集,啥米 MMX、SSE 都沒用到)
----
以上,是我個人認為同時脈下, Meron 會比前一代的 Yonah 性能更強的「主要原兇」 XD ;em03;
有講錯的地方,歡迎指正 :D
coolaler 說:
goldie 說:那麼 Merom = Yonah + EM64 + 2倍L2 + Macro Ops Fusion + 直接L1跟另一顆L1傳輸 + 更高的L2核心頻寬 + 頻寬更寬的 SSE2/SSE3 指令集 (提升到 128-bit)+ 2個FPU + SSE4?(聽說有新增幾個指令集,但未正式命名)
撇開兩倍L2跟新增64位元支援不說…
單就對於現今 32 位元的電腦來說
我注意到了 Merom 有2個重點:
- 頻寬更寬的 SSE2/SSE3 指令集 (提升到 128-bit)
- Cache 傳輸能力的增強 (直接L1-L1傳輸 + 更高的L2核心頻寬)
因為現今大都人都還在 Win32 作業系統,灌 x64 版的XP、2003 Server 的不多
而且就算是用 64-bit 作業系統,但目前軟體大多數還是 32-bit
32-bit 的軟體雖然可以在 Windows x64 上跑,但是就會無法“完全”發揮出 64 位元應有的效能
所以 EM64 功能目前無法提升多少爽度 XDDD
而 Merom Added SSE4 所新增的指令個人也不多
反而目前常見軟體還在對行之有年的 SSE2 跟 SSE3 指令集優化的較多
所以...加大 SSE2/SSE3 的頻寬所帶來的效能提升
是顯住的 (因為有此指令集支援的軟體較多,光是支援到 SSE3 的軟體就不多了,何況是剛出的 SSE4)
Cache 的性能提升,我想也是顯著的!
不管是 Win32 或 x64 都會有所性能提升
必竟是 Cache 是純硬體方面的東西。執行任何程序,一定會用到 (廢話 ^^|||)
(不像指令集 MMX、SSE、SSE2、SSE3,得軟體有支援,才會被用到)
(其實老實講,很多小軟體、辦公軟體,其實都只用到 X86 的基本指令集,啥米 MMX、SSE 都沒用到)
----
以上,是我個人認為同時脈下, Meron 會比前一代的 Yonah 性能更強的「主要原兇」 XD ;em03;
有講錯的地方,歡迎指正 :D
goldie 說:沒錯!! Agree...
好像 P!!!, K7 時代時...
L2 技術差別就已經是這樣 (只差在現在因雙核心而多加 Share L2 技術)
那時 K7 C/P 值雖高
但我已注意到 AMD 的 L2 Cache 沒 Intel P!!! 的 L2 Cache 之 Bus Width 為 256-bits (還是 128-bit 忘了,請高人指點一下 ;em03; ) 來的猛
這是很少人發現的地方
結論一: Intel 的 L2 Cache 技術不是蓋的 (用K8的人注意一下,CPU-Z 第二頁有顯示 L2 的 Bus Width: 128-bits)
我還發現那時候「圖拉丁」核心的 L2 Cache 還支援了少見的「ECC」功能
(偵錯並自我回復之功能)
結論二:Intel 的 P6 架構真是活超久了,雖然之前被 P4 的 NetBurst 架構「假性的」壓下去,結果現在呢? Intel 又捨棄 NetBurst 回頭從 P-M: Banias → Dothan → Yonah → Merom 一路持續發展上來
