Intel 日前在 Hot Chips 會議上進一步揭露 Wildcat Lake 的 Core Series 3 處理器設計細節。這款定位入門市場的產品，雖然採用與 Panther Lake 相同的核心架構，但 Intel 並不是單純把既有晶片砍一砍再重新包裝，而是從封裝、晶片設計到整個平台重新調整，以降低成本。
其中最大的改變是封裝方式。Panther Lake 的 Core Ultra Series 3 系列採用 Foveros 3D 封裝，需要額外的 Base Die；而 Wildcat Lake 則改採一般有機基板的 Multi-Chip Package（MCP），透過 UCIe 將兩個晶片連接在一起，不再使用 Base Die。
Intel 表示，當初也曾考慮採用單晶片設計，但最後認為 MCP 能提供更好的成本與效益。18A 製程負責 Compute Die，I/O Die 則採用 TSMC N6，並利用 UCIe 完成兩者之間的連接。
為了進一步降低成本，Wildcat Lake 的 Compute Die 也大幅精簡。最多僅提供 2 個 Xe GPU Core、2 個 P-Core 以及 1 個 NPU，分別低於 Panther Lake 的 4 個 Xe Core、4 個 P-Core 與 3 個 NPU，同時取消光學影像處理器（IPU）與部分 Pro Media 功能。
NPU 效能則降至 17 TOPS，整體平台 AI 效能為 40 TOPS，因此不符合 Copilot+ PC 所要求的 40 TOPS NPU 規格。不過 Intel 認為，17 TOPS 已足以應付視訊會議特效、語意搜尋、安全功能與系統管理等較常見的 AI 工作負載。
這些調整讓 Compute Die 面積縮小 38%，I/O Die 也縮小約 15%。記憶體介面則從 128-bit 降至 64-bit，使主機板可以採用 6 層 PCB，而不需要 8 層設計。
封裝本身也變得更小。Wildcat Lake MCP 尺寸為 35 × 25 × 1.23mm，相較 Panther Lake 4 Xe 版本的 50 × 25 × 1.5mm 明顯縮減，同時也能減少主機板占用空間。
不過，改用 UCIe 並非完全沒有代價。由於沒有 Foveros 的 Base Die，UCIe 的 bump pitch 為 110 微米，遠高於 Foveros 的 36 微米，因此需要更大的 I/O 與控制電路。Intel 指出，Wildcat Lake 的 Die-to-Die 介面面積因此比 Foveros 方案增加約 70%，但整體 MCP 所帶來的成本節省仍值得這項取捨。
平台部分則進一步整合 Wi-Fi 7、USB4、電源管理與 PD 控制器，同時減少部分高速 I/O 與周邊功能，以降低整機 BOM 成本。
另外，Wildcat Lake 還利用 18A 製程的特性提高晶片良率利用率。Intel 表示，Compute Die 中的 P-Core、Xe Core 或 NPU 最多可以有約 29% 的瑕疵回收空間，透過不同頻率配置組成不同 SKU，盡可能避免製造過程中的晶片直接報廢。
從結果來看，Wildcat Lake 並不是簡單的低階版 Panther Lake，而是 Intel 為了入門與主流 PC 市場重新設計的一套低成本方案。少一點核心、少一點功能，再把昂貴的 Foveros 換掉，甚至連主機板層數都一起砍，從裡到外都在精省成本。
來源
其中最大的改變是封裝方式。Panther Lake 的 Core Ultra Series 3 系列採用 Foveros 3D 封裝，需要額外的 Base Die；而 Wildcat Lake 則改採一般有機基板的 Multi-Chip Package（MCP），透過 UCIe 將兩個晶片連接在一起，不再使用 Base Die。
Intel 表示，當初也曾考慮採用單晶片設計，但最後認為 MCP 能提供更好的成本與效益。18A 製程負責 Compute Die，I/O Die 則採用 TSMC N6，並利用 UCIe 完成兩者之間的連接。
為了進一步降低成本，Wildcat Lake 的 Compute Die 也大幅精簡。最多僅提供 2 個 Xe GPU Core、2 個 P-Core 以及 1 個 NPU，分別低於 Panther Lake 的 4 個 Xe Core、4 個 P-Core 與 3 個 NPU，同時取消光學影像處理器（IPU）與部分 Pro Media 功能。
NPU 效能則降至 17 TOPS，整體平台 AI 效能為 40 TOPS，因此不符合 Copilot+ PC 所要求的 40 TOPS NPU 規格。不過 Intel 認為，17 TOPS 已足以應付視訊會議特效、語意搜尋、安全功能與系統管理等較常見的 AI 工作負載。
這些調整讓 Compute Die 面積縮小 38%，I/O Die 也縮小約 15%。記憶體介面則從 128-bit 降至 64-bit，使主機板可以採用 6 層 PCB，而不需要 8 層設計。
封裝本身也變得更小。Wildcat Lake MCP 尺寸為 35 × 25 × 1.23mm，相較 Panther Lake 4 Xe 版本的 50 × 25 × 1.5mm 明顯縮減，同時也能減少主機板占用空間。
不過，改用 UCIe 並非完全沒有代價。由於沒有 Foveros 的 Base Die，UCIe 的 bump pitch 為 110 微米，遠高於 Foveros 的 36 微米，因此需要更大的 I/O 與控制電路。Intel 指出，Wildcat Lake 的 Die-to-Die 介面面積因此比 Foveros 方案增加約 70%，但整體 MCP 所帶來的成本節省仍值得這項取捨。
平台部分則進一步整合 Wi-Fi 7、USB4、電源管理與 PD 控制器，同時減少部分高速 I/O 與周邊功能，以降低整機 BOM 成本。
另外，Wildcat Lake 還利用 18A 製程的特性提高晶片良率利用率。Intel 表示，Compute Die 中的 P-Core、Xe Core 或 NPU 最多可以有約 29% 的瑕疵回收空間，透過不同頻率配置組成不同 SKU，盡可能避免製造過程中的晶片直接報廢。
從結果來看，Wildcat Lake 並不是簡單的低階版 Panther Lake，而是 Intel 為了入門與主流 PC 市場重新設計的一套低成本方案。少一點核心、少一點功能，再把昂貴的 Foveros 換掉，甚至連主機板層數都一起砍，從裡到外都在精省成本。
來源
