Intel 在先進製程這條路上，很喜歡把技術名詞玩出新花樣。這次為了硬碰台積電與三星即時逼近的 1.4 奈米大軍，Intel 正在晶圓代工藍圖中蹦出一個進化版節點 14A Gen2（或稱 14A2），而且還祭出了聽起來很炫的雙面供電（Dual-Side Power Delivery）架構。
這項技術與其說是驚天突破，倒不如說是面對物理極限逼近時的一場不得不的妥協。
Intel 原本在標準版 14A 製程上，計畫全面採用自家研發、名為 PowerDirect 的純背面供電（BSPDN）技術。把原本堆在電晶體上方的電源線全部移到晶圓背面，好讓正面騰出空間來塞更多電晶體。
但到了改良型的 14A2，Intel 把最底層的金屬層線寬（M0 Pitch）從 14A 的 28 nm，極限壓縮到 21 nm。電路一旦縮小，電阻值直接呈指數型飆升。原本設計用來把電從背面送到正面的奈米矽穿孔（nTSV），在高密度電流下根本扛不住，電壓降（IR Drop）會變得非常嚴重。
為了解決這個嚴重的導電瓶頸，Intel 決定不把雞蛋全放在背面了。在 14A2 上，他們改用混合結構，背面供電（BSPDN） 依舊負責主要的電源網絡。正面金屬層（Front-side） 則被重新分配了一部分進來，幫忙分擔輔助供電和時脈訊號（Clock Signal）。
簡單來說，就是背面塞不下了、電阻太高了，只好把原本乾淨的正面再拿出一點空間來牽電線。雖然這會讓晶片的繞線複雜度增加，但至少能保住 14A2 在縮小到 21 nm 線寬時該有的電壓穩定度，並順便壓榨出那台昂貴的 High-NA EUV 光刻機應有的經濟效益。
Intel 雖然對 14A2 寄予厚望，但業界普遍認為他們有不小的時間壓力。按照時程表，14A 預計在 2028 年進行風險試產、2029 年才能大規模量產。反觀對手，台積電的 2 nm（N2）製程此時早就穩定供貨給大客戶蘋果，而且到了 2028 年，台積電真正的 1.4 nm（A14）製程晶片都已經準備好出貨了；甚至連三星也計畫在 2027 年就商用化帶有背面供電的改良版 2 nm（SF2Z）。
來源
這項技術與其說是驚天突破，倒不如說是面對物理極限逼近時的一場不得不的妥協。
Intel 原本在標準版 14A 製程上，計畫全面採用自家研發、名為 PowerDirect 的純背面供電（BSPDN）技術。把原本堆在電晶體上方的電源線全部移到晶圓背面，好讓正面騰出空間來塞更多電晶體。
但到了改良型的 14A2，Intel 把最底層的金屬層線寬（M0 Pitch）從 14A 的 28 nm，極限壓縮到 21 nm。電路一旦縮小，電阻值直接呈指數型飆升。原本設計用來把電從背面送到正面的奈米矽穿孔（nTSV），在高密度電流下根本扛不住，電壓降（IR Drop）會變得非常嚴重。
為了解決這個嚴重的導電瓶頸，Intel 決定不把雞蛋全放在背面了。在 14A2 上，他們改用混合結構，背面供電（BSPDN） 依舊負責主要的電源網絡。正面金屬層（Front-side） 則被重新分配了一部分進來，幫忙分擔輔助供電和時脈訊號（Clock Signal）。
簡單來說，就是背面塞不下了、電阻太高了，只好把原本乾淨的正面再拿出一點空間來牽電線。雖然這會讓晶片的繞線複雜度增加，但至少能保住 14A2 在縮小到 21 nm 線寬時該有的電壓穩定度，並順便壓榨出那台昂貴的 High-NA EUV 光刻機應有的經濟效益。
Intel 雖然對 14A2 寄予厚望，但業界普遍認為他們有不小的時間壓力。按照時程表，14A 預計在 2028 年進行風險試產、2029 年才能大規模量產。反觀對手，台積電的 2 nm（N2）製程此時早就穩定供貨給大客戶蘋果，而且到了 2028 年，台積電真正的 1.4 nm（A14）製程晶片都已經準備好出貨了；甚至連三星也計畫在 2027 年就商用化帶有背面供電的改良版 2 nm（SF2Z）。
來源