在 AMD 舉辦的 Advancing AI 2026 大會上，下一代伺服器處理器，代號 EPYC "Venice"（第六代 EPYC） 的實體外觀正式曝光！隨著 Agentic AI（自主 AI 代理）與強化學習（RL）工作負載的爆發，CPU 在資料中心的角色日益關鍵，而 AMD 這次直接端出了一顆搭載 256 核心 Zen 6 架構的超大號晶片。
作為全球首款進入量產階段的台積電 2nm 製程 高效能運算（HPC）晶片，EPYC Venice 的硬體佈局極具視覺衝擊力。從展會現場釋出的晶片圖可以看到，它採用了龐大的 Chiplet 模組化設計，包含 8 顆巨大的 Zen 6 計算晶片（CCD） 與 2 顆規模更驚人的 I/O Die（IOD）。每顆 CCD 內含 32 個核心（分為兩個 16 核心 Cluster），總計提供驚人的 256 核心 / 512 執行緒。中央的雙 IOD 則整合了 PCIe 6.0、UCIe 與高頻 DDR5 控制器。
Patrick Moorhead 曬出 Venice 256 核心處理器
得益於台積電 2nm GAA（環繞式閘極 / Nanosheet）技術，相較於前代，EPYC Venice 在同功耗下可提升 10%~15% 效能，或在同效能下降低 25%~30% 功耗，電晶體密度提升約 15%。AMD 官方宣稱，EPYC Venice 整體效能與能效提升了 70% 以上，執行緒密度大幅拉高超 30%。
面對 NVIDIA 主推的 Vera Arm 架構 CPU（用於 Vera Rubin NVL72 機架），AMD 主打的 Helios AI 機架憑藉 EPYC Venice 展現出更高的核心數、更強的單核爆發力與吞吐量，在早期測試中不論是效能還是 TCO（總擁有成本）均實現顯著領先。
來源
作為全球首款進入量產階段的台積電 2nm 製程 高效能運算（HPC）晶片，EPYC Venice 的硬體佈局極具視覺衝擊力。從展會現場釋出的晶片圖可以看到，它採用了龐大的 Chiplet 模組化設計，包含 8 顆巨大的 Zen 6 計算晶片（CCD） 與 2 顆規模更驚人的 I/O Die（IOD）。每顆 CCD 內含 32 個核心（分為兩個 16 核心 Cluster），總計提供驚人的 256 核心 / 512 執行緒。中央的雙 IOD 則整合了 PCIe 6.0、UCIe 與高頻 DDR5 控制器。
Patrick Moorhead 曬出 Venice 256 核心處理器
得益於台積電 2nm GAA（環繞式閘極 / Nanosheet）技術，相較於前代，EPYC Venice 在同功耗下可提升 10%~15% 效能，或在同效能下降低 25%~30% 功耗，電晶體密度提升約 15%。AMD 官方宣稱，EPYC Venice 整體效能與能效提升了 70% 以上，執行緒密度大幅拉高超 30%。
面對 NVIDIA 主推的 Vera Arm 架構 CPU（用於 Vera Rubin NVL72 機架），AMD 主打的 Helios AI 機架憑藉 EPYC Venice 展現出更高的核心數、更強的單核爆發力與吞吐量，在早期測試中不論是效能還是 TCO（總擁有成本）均實現顯著領先。
來源