Intel Nova Lake-S 至少四款 bLLC 大快取, 最高48核、288MB快取

最新爆料指出，Intel Nova Lake-S 桌上型處理器將包含至少四款採用 bLLC（Big Last-Level Cache）設計的型號，提供單晶片與雙晶片兩種架構，快取最高可達 288 MB，核心數最高 48 核，主要劍指 AMD Ryzen 3D V-Cache 的遊戲效能優勢。



最近知名爆料者 Kopite7kimi 指出，這四款皆為未鎖頻版本，支援超頻並搭載最完整的核心配置，分別如下：

• 2× 8+16（48 核 + 4 LPE）+ 288 MB bLLC
• 2× 8+12（40 核 + 4 LPE）+ 288 MB bLLC
• 8+16（24 核 + 4 LPE）+ 144 MB bLLC
• 8+12（20 核 + 4 LPE）+ 144 MB bLLC

前兩款為雙 Compute Tile 設計，由兩個 8+16 或 8+12 組成，提供 48 / 40 個高效核心加上 4 個 LPE 小核心，並搭載總量 288 MB 的 bLLC。這些快取是額外堆疊在各 Tile 固有的 L2 / L3 上，使得總快取量非常可觀，對標 AMD 的雙 3D V-Cache CCD 架構。

後兩款則是單一 Compute Tile 版本，提供 24 核與 20 核配置，同樣配備最高 144 MB 的 bLLC，預期會先於雙 Tile 型號上市。

不過這麼大的快取與高核心數，也將對主機板廠商帶來挑戰。來源表示，LGA 1954 平台主機板需要更高階的供電設計，才能驅動這代高快取、高核心的 Nova Lake-S 處理器。

目前所有規格仍屬早期爆料，仍有可能變動，畢竟 Nova Lake-S (Core Ultra 400) 桌面版最快也要到明年下半年推出。但從現階段資訊來看，Intel 明顯正準備以更高密度的快取架構回應 AMD 在 3D V-Cache 上的成功，尤其是在遊戲效能與能效比領域。