主機板 PCI-SIG 公布 PCIe 7.0 Ver 0.3 草案, 2027年 x16 提供 512GB/s 速度

soothepain

full loading
已加入
9/17/03
訊息
21,165
互動分數
1,931
點數
113
網站
www.coolaler.com
在2022年 PCI-SIG 開發者大會上,PCI-SIG 慶祝其成立三十週年,並宣布了下一代的 PCIe 7.0 規範,計劃在2025年啟用。近日 PCI-SIG 宣布,發布 PCIe 7.0 規範的 0.3 版本。這表明 PCI-SIG 組織成員已經就 PCIe 7.0 規範即將推出的技術的關鍵特徵和架構達成了一致。

PCIe7_1.jpg


據報導,PCIe 7.0 規範的資料傳輸速率將再次倍增,達到 128 GT/s,大幅度高於 PCIe 6.0 的 64 GT/s 和 PCIe 5.0 的 32 GT/s。一個 PCIe 7.0 x16 通道可以支援 512 GB/s,使用了四級脈衝幅度調製(PAM4)信令和 1b/1b flit 模式編碼和前向糾錯(FEC),這些都延用了之前 PCIe 6.0 規範的功能。

PCIe7_2.jpg


就像 PCI-SIG 設計的其他規範一樣,每個 PCI Express 規範都會有五個主要的節點。

0.3 版本:概念。該草案描述了需要實現的目標和實現這些目標的方法。

0.5 版本:第一稿。這個版本必須完全解決0.3草案中設定的目標,它還包括所有的架構方面和要求。此外,它還包含了來自各相關方的反饋意見,此時 PCI-SIG 的成員可以將功能添加到正在製定的規範中。

0.7 版本:完整草案。這個版本必須有一套完整的功能需求和方法定義,因為在這個版本之後不能再增加新的功能了。此外,電氣規範必須已經使用測試晶片進行了驗證。在這一點上,PCI-SIG 成員可以提出新接口的不同實現。

0.9 版本:最終草案。此時,PCI-SIG 成員正在對技術進行內部審查,以確保其知識產權和專利。同時,不允許進行任何功能上的修改。

1.0 版本:最終版本。從這個版本開始,所有的更改和增強都必須通過正式的勘誤表文檔和工程變更通知(ECN)。

據了解,PCIe 7.0 規範需要更短的 PCIe 走線,這使得根設備和端點設備之間的距離進一步縮短。目前要實現 PCIe 5.0 的設計,需要更厚的 PCB 和更高質量的用料,也就是說成本提高了,暫時還不清楚 PCIe 7.0 對於這方面的考慮。




來源
 
▌延伸閱讀