超記憶體的時脈或時序

h266579110

初級會員
已加入
4/12/10
訊息
48
互動分數
0
點數
6
年齡
33
網站
twbz.net
假設說記憶體預設為 DDR3-1600 MHz 9-9-9-24

那麼在同時脈條件下拉緊時序(8-9-8-24),與拉高時脈拉鬆時序(2000MHz 10-11-10-27)

兩者在記憶體公式上看起來拉緊時序會比較快,可是很多人通常都是拉時脈

實際的速度在哪個條件會比較快?
 
1600,時序低兩格的設置會比較快,不過建議拉到8-8-8-24會比較理想,如果能到7-7-7-21會更好。
 
一般都是拉時脈比較容易,降時序要看顆粒體質與特性
 
最準的還是拿測試軟體測一下 讀取 寫入 複製 潛伏 這4樣 就知道結果了
不過以我而言~ 2133 10-11-10-27-1T
跟1922 9-11-9-24-1T 相比較
我測到的結果是 1922這組比較快...=.=
 
那小弟的創見只超時序(原9-9-9-24 4G 1333 創見 1.5V)超成8-7-8-15 1407 可以嗎(會1407因為有調外頻)
好線大家都是中間那個比較大 小-大-小-XX,我的是 大-小-大-XX,這樣可以嗎?
另外還有分首選時序和第2時序還有第3時序是什麼?
目前這樣出出來只比原來的速度多1G/s,感覺有點少。
補充一下,小弟是因為裝H67所以才無法超時脈改超時序的(不然時脈應該比較快)
 
拉時脈比較方便

如果體質好的話時序緊一點

衝個CL8或CL7挺不錯的
 
以公式來算的話
除非 2000 MHz 的時序能低於 11-11-11-27(11 ns 延遲)
不然的話就會比 1600 MHz 9-9-9-24(11.25 ns延遲) 來的慢了
 
1600 8 9 8 20
i105609_160089820.png


1600 9 11 10 20
i105610_16009111020.png


1866 9 11 10 20
i105611_18669111020.png


1866 11 11 11 27
i107038_cachemem1.png


1866 12 12 12 27
i107039_cachemem4.png


多補兩張1866
 
1600 8 9 8 20
i105609_160089820.png


1866 11 11 11 27
i107038_cachemem1.png

從這些圖看起來,似乎高時脈狀況下,就算時序很高(1866 MHz 11-11-11-27),還是比 1600 MHz 8-9-8-20 快,難怪大家都會先超時脈再注重時序。