[轉貼]VTT、GTL+Ref之探索 (775超頻的關鍵)

dxll

高級會員
已加入
5/14/09
訊息
619
互動分數
0
點數
0
学习篇~~大量资料之罗列及翻译

特别说明:老黄不是学电子出身,所以对这方面的专业术语不能够准确翻译,不到之处请大家谅解并指出。

原文出处:http://www.thetechrepository.com/showthread.php?t=87

Adjusting [Advanced] Gunning Transceiver Logic (A/GTL+) Voltage Levels
for Increased Front Side Bus (FSB) Signaling Margins and Overclocking
为提升的前端总线信号容限和超频来调整[高级]甘宁收发器逻辑技术(A/GTL+)的电压值

Date: 17 January, 2007
日期:2007年1月17日

Author: Kristopher Boughton
作者:克里斯托弗.伯顿

Category: Overclocking
分类:超频

Manufacturer: Intel
生产商:Intel

Introduction to A/GTL+ Signaling Conventions
A/GTL+信令约定的介绍

Most Intel processor Front Side Bus (FSB) signals use [Advanced] Gunning Transceiver Logic (A/GTL+) signaling technology. GTL is a standard for electrical signals in CMOS circuits used to provide higher data transfer speeds with smaller voltage swings. (The GTL signal swings between 0.4v and 1.2v with a reference voltage of about 0.8v.) Only a small deviation of 0.4 volts (or thereabouts) from the reference voltage is required to switch between on and off states. Therefore, a GTL signal is said to be a low voltage swing logic signal. This technology provides improved noise margins and reduced ringing through low voltage swings and controlled edge rates.

大多数Intel处理器的前端总线信号使用了[高级]甘宁收发器逻辑(A/GTL+)信令技术。GTL是CMOS电路中的电子信号以较低电压摆动的方式提供较高数据传输速度的一个标准。(GTL信号以大约0.8V为参考电压在0.4v和1.2v之间摆动)。只有一个小的0.4v(或者大约)的相对于参考电压的背离被用来切换“开”和“关”的状态。因此,GTL信号被称为低电压摆动逻辑信号。这项技术提供了增强的信噪容限和减少的低电压摆动下的电流摆动以及可控的边缘速率。

Gunning Transceiver Logic has several advantages. The resistive termination of a GTL signal provides a clean signaling environment. Moreover, the low terminating voltage of 1.2 volts results in reduced voltage drops across the resistive elements. GTL has low power dissipation and can operate at high frequency and causes less electromagnetic interference (EMI) and signal line crosstalk than previous solutions.

GTL有一些优点。GTL信号的电阻终结提供了一个干净的产生信号的环境。而且,1.2v这样低的端接电压能减少穿越电阻元件时的电压降低。GTL有着过去解决方案没有的优点:低功率消耗、可以在高频下操作、更少的电磁干扰(EMI)和信号线串扰。

Intel platforms implement a termination voltage level for GTL+ signals defined as VTT. Because these platforms implement separate power planes for each processor (and chipset), separate VCC and VTT supplies are necessary. This configuration allows for improved noise tolerance as processor frequency increases as the voltage supplies are not coupled. Speed enhancements to data (4x) and address (2x) busses have caused signal integrity considerations and platform design methods to become even more critical than with previous processor families.

在Intel平台上实施的GTL+信号的一个终结电压标准被定义为VTT。因为这些平台为每个处理器(芯片集)实施了分离的电源层,因此分离VCC和 VTT的供电是必须的。这样的结构可以改进在处理器频率增加时的信噪容错,正是得益于互相之间无关联的供电。相比于过去的处理器家族,目前的数据传输速度提高到4倍,寻址速度提高到2倍,这使得对信号完整性的考虑和平台设计的方法都变得尤为重要。

The A/GTL+ inputs require a reference voltage (GTLREF) which is used by the receivers to determine if a signal is a logical 0 (low) or a logical 1 (high). GTLREF must be generated on the motherboard (usually derived from VTT by a passive voltage divider network). Termination resistors (RTT) for A/GTL+ signals are provided on the processor silicon and are terminated to VTT. Intel chipsets will also provide on-die termination, thus eliminating the need to terminate the bus on the motherboard for most A/GTL+ signals.

A/GTL输入要求有一个参考电压(GTLREF),这个参考电压被接收器用来判断一个信号是逻辑0(低电压)还是逻辑1(高电压)。GTLREF必须由主板来生成(通常由一个被动分压网络从VTT衍生出来)。提供A/GTL+信号的终结电阻(RTT)是在处理器硅片上提供的并终止于VTT。Intel芯片集也将可以提供在晶粒上的终止,这样就可以消除大多数A/GTL+信号终止在主板总线上的需求。

Current-generation Intel desktop processor I/O buffers work at a low nominal voltage of about 1.2v (VTT) - an essential element in the reduction of bus power. The bus includes a special automatic resistor compensation method to adjust the buffer strength dynamically during runtime. It accommodates the impacts of temperature, voltage drift, and bus topology (multiple processors and/or chipsets on a single bus). Thus, at any thermal and power state the processor bus has full impedance termination. As stated earlier, Intel processors and chipsets have split power planes that allow setting the I/O operating voltage (VTT) to an independent fixed value even though the CPU may be operating at a higher core voltage (VCC). As overclockers we can use this to our advantage.

当代Intel桌面处理器的输入输出缓冲器工作在一个大约1.2v(VTT)的低标称电压下 - 降低总线功耗的主要因素。总线包括了一个特殊的自动电阻补偿方式用来在实时运行时动态地调节这个缓冲值。它协调后面这些因素产生的影响:温度、电压漂移、总线拓扑(单一总线上的多处理器和/或者芯片集)。这样,在任何热量和电力状态下,处理器总线都有完全独立的终端。就像前面所说的,Intel处理器和芯片集有分离的电力层,因此,即使CPU操作一个比较高的核心电压(VCC)时,输入输出的操作电压(VTT)也可以被设置成一个独立的固定值。我们这些超频者能够从这个特性中得到我们需要的好处。


Theory of Operation - Increasing Target Performance
操作原理 - 提升目标性能

VTT, sometimes referred to in the Basic Input/Output System (BIOS) as the FSB Termination Voltage, provides the low level signaling bias needed for the processors, chipsets, and all other devices on the bus to communicate. The FSB is the electrical interface that connects the processor to the chipset (also called the processor system bus or the system bus). All memory and I/O transactions as well as interrupt messages pass between the processor and chipset over the FSB.

VTT,有时在基本输入/输出系统(BIOS)中被称为FSB终结电压,提供处理器、芯片集以及所有其他总线设备通信所必须的低级别信号偏移。前端总线 FSB是连接处理器到芯片集的电子接口(FSB也被叫做处理器系统总线或者系统总线)。所有内存和输入/输出事务以及中断信息都是通过FSB在处理器和芯片集之间传递。

Intel rates the maximum VTT voltage for desktop processors at 1.55v (with respect to VSS). Because undershoot and overshoot specifications become more critical as the process technology for microprocessors shrink due to thinner gate oxide layers; we must note that violating these limits may excessively degrade the life expectancy of the processor and/or chipset. As such, it is important to recognize that any modification(s) that run processor(s) out of specification might results in damage that may not be warrantied by Intel. Don't let this scare you as this is just our standard disclaimer...

Intel规定了桌面处理器的最大VTT电压为1.55v(相对于VSS)。由于更薄的薄栅氧化层使得下冲和过冲规范成为微处理器缩小的更关键工艺,我们必须注意违反这些限制可能会极大地减少处理器和(或)芯片集的平均寿命。同样地,任何对处理器超出规范的修改可能会导致失去Intel保修的损坏。别让这吓坏你了,因为这只是我们的标准的免责申明......

i71794_200810090e69297703cee7f47706uiXdFb6wf0Jm.jpg


Note: Modifications to the circuit are shown in red.
注:线路的修改被标记为红色。

Figure 1 is a simplified diagram illustrating standard bus topology. V(A) can represent any number of devices, such as a second processor die, as is the case with Kentsfield (but not Conroe), and in all cases, the chipset. (This should make sense as Cores 0/1 and Cores 2/3 must communicate via the FSB.) Figure 1 also models how VTT signals are terminated on-die.

图1展示了标准总线拓扑的简图。V(A)可以表示任意数量的设备,例如第二个处理器晶粒、Kentsfield处理器的情形(但不是酷睿)、以及所有情形下的芯片集。(这应该有意义,因为核心0/1与核心2/3必须通过FSB来通信。)图1也模拟了VTT信号如何终止在晶粒上。

Simply raising VTT may or may not create voltage margins necessary to sufficiently skew signals as required to meet minimum sample and hold times for increased bus frequencies. Additionally, processors are particularly sensitive to even small increases in VTT as bus impedances and termination resistance values are quite low. In fact, increasing VTT will most likely just create unwanted device heating with little to no change in FSB stabilization. The more focused approach lies in the tuning of each individual GTL reference level. Each die (note that Kentsfield has two dies) must be supplied with two separate GTL reference levels - one for the data bus and one for the address bus. This means that any board that supports Intel quad-core processors will require four adjustment potentiometers in order to modify all signal switching logic levels. Moreover, motherboards modified with a pair of potentiometers in order to support single-die tuning may not realize the full benefit of this modification when a dual-die processor is installed without first completing all modifications.

简单地加大VTT可能或不可能创立必需的电压容限来产生充足的信号扭曲,来满足最小采样与持续时间用以增加总线频率。另外,处理器非常敏感,即使VTT只加大了那么一点点,因为总线阻抗和终结电阻值都相当的低。事实上,增加VTT将很可能只是产生了不必要的设备发热,同时对FSB的稳定性却只有很小的改变。更值得注意的手段就是调节每个独立的GTL参考值。每个晶粒(注意:Kentsfield有2个晶粒)必须由2个分别的GTL参考值来支持 - 一个为数据总线,另一个为地址总线。这意味着任何支持四核处理器的主板上都必须有四个可调整的电位器用来修改所有的信号交换逻辑值。此外,以支持单晶粒为目的而修改了一对电位器的主板可能不支持一个双晶粒的处理器。

Data busses are much more sensitive to adjustments as these lines are consistently more heavily loaded than the address busses. Enterprising enthusiast who wishes to experiment would do much better to modify the data bus GTL reference voltage level(s) before any others. Figure 2 shows the relatively simple modification needed to begin adjusting levels - the potentiometer will allow setting the GTL reference level nearly anywhere from rail to rail (0.4v to 1.2v). Nominal GTL reference voltage for current generation processors/chipsets should be about 2/3 of VTT (or approximately 0.8v), although you may find your board's values a little lower (~0.75v).

由于数据总线上的持续负载比较重,因此数据总线比地址总线对调整更加敏感。激进的狂热分子总是希望先修改数据总线的GTL参考电压值。图2显示了开始调整所必须的简单修改 - 这个电位器将允许设置一端到另一端(0.4v到1.2v)之间的任意GTL参考值。当代处理器/芯片集的标称的GTL参考电压应该大约是VTT的2 /3(或者大约0.8v),虽然你可能发现你的主板上的这个值有点低(约0.75v).

i71795_200810098de1db564940a95a66101J34evi2b5tg.jpg


Figure 3 shows pad placement of the four (4) GTLREF signal used in the current-generation LGA775 socket platform. Take notice that this is a top-down view and that the image must be horizontally mirrored when viewing the CPU from the bottom. This image is provided so that those that wish to modify their motherboard may do so without the need for hardware specific instructions - by setting a multimeter to measure continuity and then probing these socket pins and components below the socket it is possible to locate modification points on just about any motherboard (circuit shown in Figure 2).

图3显示了在当代775平台上4个GTLREF对应的针脚。

The capacitive nature of devices on the bus along with signal reflection and free wave propagation times lead to what is known as ringback (resonances on the bus as a results of quickly switching signals). Because of this, signals switching from a logical 0 to a logical 1 (and vice versa) do not always immediately and cleanly stabilize at their target pull-up or pull-down voltages. As a result, this ringback can cause either a processor or chipset pin sense voltage to unintentionally cross a GTLREF voltage threshold, creating a undesirable condition in which data corruption may occur, which can quickly manifest itself as instability or even system failure. Figure 4-1 and Figure 4-2 illustrate this point.

总线上设备的电容特性以及信号反射和自由波传播时间导致了二次呼叫的产生(信号快速交换产生的总线上的共振)。正因为此,
从逻辑0到逻辑1(反之亦然)并不总是干净利落地稳定在它们的目标上拉和下拉电压。结果,这个共振会引起处理器或者芯片集的针脚敏感电压非意愿地超过了 GTLREF电压极限,造成我们不愿意看到的情形:发生数据破损,这会很快地引起自身的不稳定或者导致系统失败。图4-1和图4-2展示了这点。

i71796_200810090e69297703cee7f47706uiXdFb6wf0Jm.jpg


Once you begin adjusting GTLREF voltages (for each core data and address bus) you will find that different bus frequencies respond differently to variations in the voltage. This has to do with harmonics and reflected signals as the FSB changes. The best way to make adjustments is by using a "Clockgen" program from inside the OS to set a previously unstable FSB frequency while simultaneous moving the GTLREF voltage points. Memory or data intensive applications (such as Super PI) will stress the system the most. This inherent variation in system response and stability while passing through different ranges of FSB is most likely the reason that some users experience what they describes as "FSB holes." Just because the FSB signal timings are tuned for 350MHz and 450Mhz doesn't necessarily mean that they are adequate for 400Mhz FSB. Figure 5 illustrates this concept graphically.

一旦你开始调节GTLREF电压(为每个核心的数据和地址总线)你将会发现不同的总线频率反应出不同的电压变化。这不得不配合和声与信号反射一起做,当 FSB变化的时候。最好的调整方式就是在操作系统内部使用“Clockgen”的程序在调整GTLREF值的同时来设置到先前不稳定的FSB频率。大量调用内存和数据的应用程序(例如Super PI)将给系统最大的压力。当FSB频率在不同范围内变化时这个系统反应和稳定性中的固有变化很可能就是有些用户遭遇他们描述为“FSB黑洞”的原因。仅仅因为针对350MHz和450MHz的FSB信号调整并不一定适合400MHz的FSB。图5图形化地演示了这个概念。

i71797_200810094bc22ac9491c2af9c293QzGBEcsYKtgu.jpg


The following, Figure 6, demonstrates why this modification is important. Without installing the biasing potentiometers vGTLref remains coupled to VTT making it impossible to adjust them independently. With the modification(s) installed the user has complete control over both VTT and vGTLref (an option that is actually included in the BIOS of the new DFI LANPARTY UT ICFX3200-T2R/G motherboard based on the AMD/ATI RD600 chipset)!

其次,图6,论证了为什么修改是重要的。如果没有安装偏压电位器,那么vGTLref将保持和VTT的特定关联,这使得不可能独立地调节它们。通过这些电路的修改,用户可以完全控制VTT和vGTLref(一个选项实际上已经包含在DFI的BIOS中了)

i71798_20081009de767cdf55674986e824cq1k6V0sXcSJ.jpg


下面的内容是在主板上通过硬改电路的方式获得GTLref的控制,DFI已经在设计时就为我们做好了这个工作,大家偷着乐吧。
剩下的我就不翻译了。

Practical Application - Motherboard Modifications

The following figure (Figure 7) shows all four (4) GTLREF signal modification points for the Intel D975XBX2 ("Bad Axe 2") motherboard as well as easy measurement points for both VTT and ground (VSS). The red x's represent the modification points (shown in the Figure 2 circuit above). The red 'lollipops' indicate an adjacent, electrically-connected pad - these can be extremely helpful when soldering to small SMT 0402 resistors such as those shown. Try bridging the tap connection point across the resistor edge to the nearby pad for added solder strength.
A nearby ground is also shown (any path connected should be as short as possible to minimize possible loop currents) as well as the tap point for VTT, which is used to adjust the default GTLREF signal level above it nominal value (if desired). All GTLREF voltages can be read directly from the modification point with reference to ground. Remember to refer to Figure 3 above for helpful information on determining which GTLREF signals should be modified and adjusted first.
***Refer to Figure 2 above for resistor values and circuit connection points.***

i71799_200810097a1d2d3cc5e7fc1dc852FwAMyLojpMlH.jpg


Although we can't show gains at this time we can safely say that it's due to lack of time. All of our time and energy for the last week has gone into building this article/guide. Come back often as we plan on adding more very soon!


References
Intel Corporation, Document Number: 315592-002 (January 2007):
Intel? Core?2 Extreme Quad-Core Processor QX6700 and Intel? Core?2 Quad Processor Q6000 Sequence Datasheet – on 65 nm Process in the 775-land LGA Package supporting Intel? 64 architecture and Intel? Virtualization Technology
Intel Corporation, Document Number: 313079-001 (May 2006):
Dual-Core Intel? Xeon? Processor 5000 Series Datasheet
Special thanks to Intel Corporation for providing the push in the right direction.

————————————————————————————————————————

什么是芯片的die?
[ 2006-5-24 17:39:00 | By: rexdu ]
die就是ic未封装前的晶粒,是从硅晶片(wafer)上用激光切割下,把die焊在框架上,再在die上面焊接上金线后形成ic裸芯片,再拿去塑封.
将半导体大圆片(Wafer)分割而成的小片(Die)。它可有一个或多个电路,但作为一个单位封装而成
DIE是个 单词,他的原本意义有模的意思,引申为管芯,模片的意思。以下为美国传统词典解释:
die
管芯;[小片]
A single piece of semiconductor material that has been cut from a slice by scribing and breaking. It can contain one or more circuits but is packaged as a unit.
将半导体大圆片分割而成的小片。它可有一个或多个电路,但作为一个单位封装而成。

什么是过冲(overshoot)和下冲(undershoot)
过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是
指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作,导致过早
地失效。过分的下冲能够引起假的时钟或数据错误(误操作)。

—————————————————————————————————————————
翻译整理时找到的其他的同好兄弟对此文的翻译,大家对照一下。

原文出处:http://blog.zol.com.cn/787/article_786046.html

超频进化论 之 GTL电压工作原理以及对英特尔处理器超频的影响。
2008-09-18 01:40:41 分类:intel | 浏览(483)

调整[高级]发射接收逻辑电路(A/GTL+)电压等级来提高前端总线信号边缘值和超频能力

日期2007年1月 17日

作者: Kristopher Boughton

分类:超频

厂商:Intel

A/GTL+信号规范介绍

大多数Intel处理器的前端总线(FSB)信号使用的是[高级]发射接收逻辑电路(A/GTL+)注释信号技术。 GTL是一个让CMOS电路通过很小的振幅来提供高速数据传输的信号标准。 (GTL信号在参考电压为0.8v时,振幅在 0.4v 到1.2v之间.) 只需要小小的 0.4 v电压 (大约) 就能切换“开”和“关”两种状态. 因此, GTL信号被称作低电压振幅逻辑信号。这种技术通过低电压振幅和可控制的临界值提供了增强的噪声容限而且减少了回响。

GTL技术有许多优点。GTL使用终结信号可以提供一个干净的信号传输环境。此外1.2V的低端结电压注释能减少传输途经阻抗元件时的电压降。GTL在高频率工作时拥有比以往技术更低的能源浪费而且产生更少的电磁干扰和信号串线。

Intel平台定义了一种称作VTT的GTL+信号端结电压。因为这些平台给每个处理器(芯片组)使用了独立的电路,所以必须单独输入VCC和VTT。这样的配置方式能增强处理器在频率和电压不同步提高时产生杂讯的容忍能力。数据(4X)和地址(2X)总线速度不断增加使得用在数据完整性和平台设计上的精力比以往处理器多得多。

A/GTL+ 需要提供一个参考电压(GTL ref)给接收器用以衡量一个信号是逻辑0(低)还是逻辑1(高)。GTL ref 必须通过主板来产生(通常使用被动分压电路从VTT获取)。 A/GTL+信号所使用的端结电阻(RTT)由CPU硅晶片提供以端结到VTT。Intel 芯片组同样使用片上端结的方式,因此大多数总线上的A/GTL+信号无需通过主板(端结器来)来端结。

当代Intel桌面处理器输入/输出缓冲注释(放大器)工作在很低的默认值大约1.2v的电压上(VTT)-作为减少总线能耗的重要组成部分。总线使用一种特殊的自动电阻补偿方式在运行时动态调整缓冲(信号)的强度。需要适应温度、电压漂移以及总线拓扑结构(多处理器和芯片组共用一个总线)。因此,在任何温度和能耗状态下处理器总线都有完备的阻抗端结。如前文所述,Intel处理器和芯片组有独立的供电线路允许设定输入/输出操作电压(VTT)为固定值而无需与CPU核心电压(VCC)保持同步。这正好能为我们超频提供优势。


操作理论-增加目标性能

VTT,有时在BIOS中被描述为FSB 端结电压注释,为处理器、芯片组以及所有其他连接在总线上的设备提供了低阶信号偏差来保持通讯。FSB是一个连接处理器和芯片组的电气接口(也被称作系统总线或者处理器总线)。所有的处理器与芯片组之间的内存、输入/输出事务以及中断消息都是通过FSB来传递。

Intel把最高的桌面处理器VTT电压规定为1.55v(相对于VSS)。由于现今处理器技术的栅氧化层越来越薄因此工作在低于和高于规定的电压时更容易导致缩缸注释;我们必须记住违反了这些限制将会极大的降低处理器和芯片组的寿命。首先,你要注意的是任何让处理器超出安全规范的改造都可能导致无法保修的损坏。别被这句话唬住,这只是例行公事的免责声明而已。

注意:线路修改用红色标识

图1是一个简化图例举了一个标准的总线拓扑。V(A)用来标示任何任意数量的设备,例如第二个处理器核心芯片注释,该例中指代Kentsfield(不是Conroe),在所有的情况下,芯片组。(这样也解释了核心0/1和核心2/3必须经FSB通讯)图1同时示范了 VTT信号是如何在芯片上端结的。

随着总线频率的增加简单的提高VTT可能会也可能不会产生并保持住恰当的电压容限来满足信号偏斜的最低样本需求。此外,十分低的总线阻抗和端结电阻使得处理器对哪怕很小一点的VTT增加都相当敏感。事实上,增加VTT大部分时候只是产生不必要的热量而对FSB稳定性影响几乎可以忽略。更有效的方式是单独调整每个GTL Ref电压。每个核心芯片(注意Kentsfield是两个核心芯片)都必须单独设置两个不同的GTL电压-一个是数据总线一个是地址总线。这意味着任何使用intel 4核处理器的主板必须具备4个可调电位器来修改逻辑电压信号等级。而且,只改造了两个电位器支持单核CPU调整的主板在做完所有的修改之前,换用4核处理器的话不一定能发挥出改造的最大潜力。

数据总线由于持续处于高负载下相对于地址总线来讲对调整更加的敏感。那些希望实验的狂热玩家最好能在作其他改动前先改动数据总线的GTL ref。图二显示了与GTL ref相关的修改点-电位器可以轨到轨(0.4v到1.2v)的设置GTL ref电压。主板/芯片组初始GTL ref电压应该是2/3 VTT(大约是0.8v),虽然你可能会测量出在你的主板上这个值要低一点(接近0.75v)
图3显示了当前LGA775平台底座上对应的4个GTL ref信号所使用针脚。注意这是顶视图。
当你观察CPU底部的针脚时,这张图必须水平翻转。

列出图的用处是让那些不想单独研究(不同)主板的硬件(设计)规范-通过万用表连接相应针脚来直接测量GTL电压的人士。(主板上的GTL ref结构图参见图二)

设备自身的电容特性通过信号反射以及波传播时间产生了回铃(由于快速的信号切换在总线上产生的回响)。由于这个原因,信号从逻辑0切换到逻辑1(反之亦然)并不总是立即而且清晰的产生波峰波谷清晰的方波电压。最后的结果是,回铃导致处理器或者芯片接收到超过阀限的 GTLREF电压信号,由此导致数据错误,并且迅速的导致系统崩溃。

图4-1和图4-2显示了这个点。

一旦你开始调整GTL ref电压(单独针对每个核心数据和地址总线)你将会发现不同的总线频率需要不同的电压组合。这种调整必须和FSB调整相对应。最好的办法是在调整GTL 电压的同时使用“Clockgen”程序从操作系统里面设定一个以前不稳定的频率。内存和数据敏感的程序(super pi)最适合考察系统。这种内在的根据不同FSB组合系统稳定性的不同变化很像许多人所经历并描述为FSB hole。FSB在350Mhz和450Mhz信号稳定不一定意味着适合400Mhz FSB。图五展示了这种现象

接下来,图六,演示了为什么修改十分重要。在安装电位器修改电路之前 GTL ref一直跟随着VTT变动无法单独调整。修改之后,用户能完全控制VTT和 GTL ref(DFI已经在基于AMD/ATI RD600芯片组的 Lanparty ut icfx3100-t2r/g主板的bios里面提供这个选项)
实战- 主板改造

下面的图片 (图 7) 显示了 Intel D975XBX2 ("Bad Axe 2")的 4个 GTL ref 信号修改点 以及简易的 VTT 和接地 (VSS)电压测量点。红色的X表示修改点


—————————————————————————————————————————
Dark_Kinght at 2007-10-29 20:27:56

很詳細的說明。。。
讓我來加一下我的經驗分享一下
GTL Ref 電壓是來讓CPU核心來決定在CPU端資料傳輸的DATA 做0/1一個判斷標準,所謂的 Margin 是指CPU在什麼樣的GTL Ref範圍內還能保持對的0/1位準的判斷,也就是說將變動這個參考電壓往上(升高)最高和往下(下降)最低的範圍
一般來說早期的Intel P4 的要求是+/- 70mv,在C2D出現後就要求+/- 100mv..換句話說就INTEL是要求廠商要把雜訊的影響降的更低。所以說我們會明顯看得出支援C2D的版子超頻好只支援P4很多了。
那要如何調整GTL Ref的電壓呢??他跟CPU Vtt有什麼關係呢??
一般我們在提高 CPU FSB 的時後都會適當的將Vtt的電壓提高,主要目的就是要增強訊號的強度(Rising strength),相反的GTL REF最好的狀況就是將保持在原來的設定or降低,這樣一來就可以讓CPU可以在更短的時間內就可以判斷出0/1的正確資料,這是一個理想狀態。。。在實際超做的時後就要看你的版子所產生的雜訊大不大了。。。如果發現往下調的情況反而越來越差那就是表示版子受到雜訊的影響。。這時候要將GTL REF 準位往上升了。。
還有一點要注意,因為INTEL的公版參考線路的GTL ref都是與Vtt的線路做在一起,所以除非廠家在開始設計救用獨立的兩個線路來控制,不然的話當Vtt提高Ref也會跟著連動的。。這時候只好動手自己改 REF的偏壓電阻了

————————————————————————————————————————
 

dxll

高級會員
已加入
5/14/09
訊息
619
互動分數
0
點數
0
理解篇~~~~

资料篇列举了大量的专业说明和图例,非专业人士很难理解,那么我现在就尽量用大白话来说明一下。(看官要知道什么是电阻、电压、电流哦,不知道的就看个热闹吧[s015] )

有很多话要说,先说2句大实话,不许扔砖头砸我哦:

什么是VTT?VTT就是一电压值,当一个电信号(什么是电信号?不就是一个电压嘛)等于VTT这个值的时候,CPU认为它就是逻辑值1。那么相对应的逻辑值0是用VSS来表示的,VSS就是地,理论电压值为0。数字电路的0、1世界就是这样建立起来的。

各位都知道方波吧?方波就是上面判断规则的图形化体现,VTT就是方波的上沿,VSS就是方波的下沿。

i71800_20081010802e8ac7a655c7c751dbIui8jahHvOKW.jpg


然而,方波只是一个波形的理想状态,实际的电路环境中却没有这么理想,上面右侧的那个图就就是实际的情形。可以看到电信号穿越了VTT很多次,也就是说在特定时钟脉冲n这个时段里,电讯号有时会大于VTT,有时又会小于VTT,如果以逻辑值1的定义:电信号电压=VTT,这样的条件来判断的话,就可能会误判为逻辑值0;同样的,逻辑值0被误判为逻辑值1的错误也会发生在低电位VSS附近。因此,以VTT/VSS电压值来判断 1/0这种理想中的方法行不通了,需要想新的补救措施来解决上述的问题,此时GTL粉墨登场了。

什么是GTL?GTL是一个叫William Gunning的老外发明一个技术解决方案,用来解决非理想化方波对利用VTT电压来判断逻辑值1和0时造成的困扰。

什么是GTL+Ref?这也是一个电压,实施GTL技术解决方案时引入的一个参考电压值,自己看看下面的图,我要说的图上都有了。

i71801_20081010ebb9c6bd033fd9de39e59DQitQimmDRY.jpg


怎么样,GTL和GTL+Ref的原理都清楚了吧?(有人举手,说还是不懂。嗯,让其它懂了的大虾帮你解释吧[s015] )

Intel的技术规范中定义:GTL+Ref = 2/3 x VTT (VTT的三分之二)

清空BIOS后你会发现,DFI的那3个GTL选项都是0.67x,0.67是个啥?不就是2/3嘛。

我看了一下技术文档,这个GTL技术好像是在1993年就出来并被采用了,而且这个带“+”的GTL+Ref一直就和 VTT绑定在一起,保持GTL+Ref = 2/3 VTT的比例,在实际电路上,GTL+Ref就是直接从VTT电路中衍生出来的,也就是说,VTT被加大时,GTL+Ref的值也同比放大。看看下图就知道加大VTT可能带来的后果了。

i71802_200810102373f5111a172bec063ftseD1NlzuCTS.jpg



上面的图已经说明了问题,当GTL+Ref电路是从VTT电路衍生出来的时候,GTL+Ref会跟随VTT同比例变化,某些情况下出现问题就不可避免了。顺理成章的办法就是让GTL+Ref能够脱离VTT的束缚,独立出来,这样就出现了对主板GTL相关的电路做MOD,装上可调电位器。DFI等大牌厂家看到这样的需求和GTL的重要性,因此在设计主板的时候直接将GTL电路和VTT电路分离出来,所以我们才会在BIOS中看到GTL+Ref这样的一些选择,而且是可调节的。


.........

有些图要放在一起这样看,下面的图说明了产生FSB黑洞的原因:

i71803_20081009fa2ddbe80d09830c3743zQdmOr7wYSaU.jpg
 

dxll

高級會員
已加入
5/14/09
訊息
619
互動分數
0
點數
0
補充一下

GTL主要就是用来判断VTT到底被认成0(低电位)、还是1(高电位),GTL上面的识别为1、GTL下面的识别为0

比如这个图,明显上面的波动都应该是1、下面是0

i71804_0907251239469cead448ca77c5.jpg


那GTL在这个绿色范围内都可以准确判断,而且GTL越低判断得越快

i71805_090725212092dbe6d84c64533a.jpg


默认GTL=2/3*VTT,也就是红色的线。但是我们如果设置紫线的1/2呢,也能准确判断,而且用的时间更短:

i71807_09072521233c456518aa350421.jpg


不过一味的放低、升高,超出绿色的范围也不行了,数据会发生误判。比如该是0的成了1、该是1的成了0
 

dxll

高級會員
已加入
5/14/09
訊息
619
互動分數
0
點數
0

h0149

一般般會員
已加入
6/4/09
訊息
73
互動分數
0
點數
0
似乎懂又似乎不懂
大致是 由於波形不可能完美 所以設置基準線(GTL)讓0與1能正確判別 是這樣吧???
當VTT加大時波型因雜訊更為不穩
那這樣GTL+Ref設為VTT*1/2 是否為較理想?? 減少波形超越GTL而造成錯誤的機率
可針對這點在說明一下嗎?

當初也被GTL+Ref該設多少 搞得頭很大
謝謝你的資源分享
 

dogkoon

進階會員
已加入
10/25/03
訊息
1,522
互動分數
15
點數
38
嗚~~~ 好多又看不懂...
不過最近幫朋友組一臺775主機,
e6500+G41主機板,只有把外頻從266改成333,記憶體除頻成1333,
電壓沒加就能超上3.6G了.....
 

狂少

Bulletproof Themer
已加入
9/18/03
訊息
14,397
互動分數
2
點數
0
這種文章本來就是以EE的角度去做研究的文章
難免很難從原文翻成我們的語言去講解..
 

dxll

高級會員
已加入
5/14/09
訊息
619
互動分數
0
點數
0
我覺得雙核心影響呈面不大耶!
"那這樣GTL+Ref設為VTT*1/2 是否為較理想??"
我不這麼認為,因為文章內容有指出每個時脈下,都有特並的"值"
我自己有試過,我是針對MCH GTL的電壓進行調整
我通常是以*0.6附近進行調整(可以讓CPU在更低電壓下穩定運行,童常只往下一格就很不錯了)
不過每張板子和CPU都不一樣,所以GTL電壓要自己曼摸索
GTL電壓因該是一種參考電壓吧!讓VTT能在指定範圍下穩定運作
我也無法完全了解文章內容@@
很多人抱怨說,P45主機板超不高,無法突破450外頻(指Quad系列)
或是要超450以上,電壓要上到1.36~1.4
其實只要好好校調GTL電壓,我認為1.2~1.25左右就可以上了(以我之前那顆Q8400)
不過還是要看主機板和CPU體質,775的4核心關鍵我覺得是在這方面
我有測試過亂設定,就是過高或過低,都會造成相當不穩,或是得讓CPU電壓往上提高