記憶體 Cadence 發布 LPDDR5 標準的記憶體模組

soothepain

full loading
已加入
9/17/03
訊息
21,937
互動分數
1,971
點數
113
網站
www.coolaler.com
日前半導體廠商Cadence宣布了全球首個LPDDR5標準的記憶體模組,
他們的VIP(verification IP,實驗性IP核心)核心將幫助工程師檢驗SoC晶片是否符合JEDEC的LPDDR5標準,
該晶片可以按照真正的記憶體晶片那樣實際運行,利用這種模組晶片可以減少開發過程中的風險及錯誤。

Cadence_lpddr5_1.jpg


看到這個消息時感覺有點突然,因為在此之前我們對LPDDR5所知甚少,
而且跟LPDDR3、LPDDR4有對應的DDR3、DDR4記憶體標準不同,
對應LPDDR5的DDR5現在是不存在的,業界現在並沒有統一的DDR5記憶體標準,
即便是未來的產品真的叫DDR5這個名字,公認的時間也是在2018年後了,離我們還很遠。

從Cadence的公告來看,LPDDR5是新一代的低功耗記憶體,提升了效能(頻寬),
改進了信號一致性,減少了刷新時間,主要用於移動及伺服器市場。
只不過Cadence並沒有提到LPDDR5到底是什麼東西,
猜測它很可能還是在LPDDR4標準基礎上進一步優化改進的。

可能是這個原因,LPDDR5記憶體的進度也會比較快,
Cadence現在出了驗證晶片,記憶體廠商們現在也開始預生產、測試,
預計2016年Q4季度大規模生產,相關產品在2016年底到2017年初問世。




來源:http://www.expreview.com/43355.html
 
簡單說就是用 1X nm 工藝生產出來的顆粒, DDR5 要 10nm 比較正規, 所以要 2018 年才會大量產出.

至於, 和規格平行發展的是: 8層堆疊封裝成一顆 die. 理論上能達到 64GB 一條 DIMM.
不過初期可能只用 4層堆疊.
--------------------------------------------------------------------------------------------------------------------------
真是期待這幾年的大躍進. 感謝 tsmc, 有你拼命蓋 RD 產線, 才能 16nm(2016) -> 10nm(2017) -> 7nm(2018?) 進程.

16nm 這把已經打響第一砲, 全世界藉由 iphone 不想知道都不行, 要知道, tsmc 16 nm 最成熟的生產是在 2016 年,
現在就有分別, 更別說明年.

還有, 外媒消息指出: Intel 有意在 10nm 這把"禮讓" tsmc. 因為對手 AMD 還甩不掉 GF, 只有放話要到 tsmc
代工. 等到 AMD 真的向 tsmc 下單 CPU 時, Intel 的所有時程又會宣佈提早, 並聲稱能超越 tsmc. 至於是否
到時真能在 7nm 那把超越 tsmc, 就讓我們慢慢看這場好戲吧!

顯卡更是年年的焦點都在 tsmc 的工藝大躍進, 啥先進設計都比不上這三步的進程.
功耗大幅降低 -> 顯卡更穩定 -> 功耗降更多 -> 塞入更多電晶體 -> 效能更好甚至 run 4k 都游刃有餘且產熱合理.
 
最後編輯:
這是新一代記憶體嗎

話說現在才剛進入ddr4的時代