你這樣解釋並不是非常精確
DDR/2/3 信號簡單分 Clock , Address&Command , Control , Data 四種
CS 是 Control 信號類 , SCAS/SRAS/WE 以及一部分其他信號共同組成 DDR Command
每當 CS 信號為 Low , DRAM 上面的 DDR Command 的 Decoder 才作用而把 DRAM Controller 輸出的 DDR Command Latch 進 DRAM Chip
判定 1T or 2T 的標準主要是判斷 Address&Command 信號的工作頻率
For DDR2&3...