[小曝] 還在挑BearLake "X" ? 還是等 ExxxxLake ?

JCornell

5w337
已加入
5/16/04
訊息
2,448
互動分數
0
點數
0
Everest2.jpg


Everest3.jpg


L3.jpg


...
 

johnnyliu3377

榮譽會員
已加入
2/5/04
訊息
11,633
互動分數
0
點數
0
太好了;tongue; ....intel 也學 AMD 把 L3 cache 做下去:confused:

還是 ASUS把 L3 cache 做在M/B上(早期 P55-T2P4有做):PPP:
 

810102

沉默會員
已加入
6/19/05
訊息
1,774
互動分數
0
點數
36
年齡
30
DDR2..
原來下一代的還沒有放棄DDR2阿XD
 

hodala

進階會員
已加入
10/27/03
訊息
576
互動分數
0
點數
0
年齡
42
網站
www.wretch.cc
很多板卡廠都拿到ref board了
南橋用ICH10R了嗎
 

JCornell

5w337
已加入
5/16/04
訊息
2,448
互動分數
0
點數
0

JCornell

5w337
已加入
5/16/04
訊息
2,448
互動分數
0
點數
0

a055149jack

一般般會員
已加入
5/27/06
訊息
65
互動分數
0
點數
0
BIOS裡已經有L3 cache選項了XD
這代表Eaglelake也可能支援有L3 cache的Nehalem..@@?
 

JCornell

5w337
已加入
5/16/04
訊息
2,448
互動分數
0
點數
0
太好了;tongue; ....intel 也學 AMD 把 L3 cache 做下去:confused:

還是 ASUS把 L3 cache 做在M/B上(早期 P55-T2P4有做):PPP:

Intel Nehalem is expected to be release sometime in Q4 of 2008. Nehalem is both a microprocessor architecture and a CPU. Nehalem will be manufactured using the same 45 nm methods used for Penryn, but it will require a new socket called LGA1366. Nehalem is expected to have between 1 and 8+ cores and integrated memory controllers for DDR2/DDR3. Nehalem will no longer have a front side bus (FSB), it being replaced with the Intel QuickPath Interconnect technology. The amount of cache is expected to be less than Intel Penryn processors, measuring in a 8MB of L3; however all 8MB will be shared between all the cores.
 

虛空

榮譽會員
已加入
9/20/05
訊息
3,028
互動分數
0
點數
0
Intel Nehalem is expected to be release sometime in Q4 of 2008. Nehalem is both a microprocessor architecture and a CPU. Nehalem will be manufactured using the same 45 nm methods used for Penryn, but ...

原生8核心+取代FSB的QuickPath...

下代的U應該又是個大躍進..

不過根據文中EAGLELAKE的發布會在Q4 of 2008

那就是說,NEHALEM不會在Q4前出來囉??

因為也沒有主機板對應LGA 1366
 
▌延伸閱讀